(19) 世界知的所有権機関 国際事務局



A TREAT BRIBLED IN COLUMN HADE BEING CENTE COLUMN TO THE COLUMN BRIBLE COLUMN BRID COLUMN BRID COLUMN BRIBLE COLUMN

(43) 国際公開日 2004 年8 月5 日 (05.08.2004)

PCT

(10) 国際公開番号 WO 2004/065899 A1

(51) 国際特許分類7:

G01B 11/00

(21) 国際出願番号:

PCT/JP2004/000299

(22) 国際出願日:

2004年1月16日(16.01.2004)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

特願2003-013905 2003年1月22日(22.01.2003) JP


(71) 出願人 (米国を除く全ての指定国について): 浜松ホトニクス株式会社 (HAMAMATSU PHOTONICS K.K.) [JP/JP]; 〒4358558 静岡県浜松市市野町1126番地の1 Shizuoka (JP). (72) 発明者; および

- (75) 発明者/出願人 (米国についてのみ): 杉山 行信 (SUGIYAMA, Yukinobu) [JP/JP]; 〒4358558 静岡県 浜松市市野町1126番地の1浜松ホトニクス株式会 社内 Shizuoka (JP). 水野 誠一郎 (MIZUNO, Seiichiro) [JP/JP]; 〒4358558 静岡県浜松市市野町1126番地の1 浜松ホトニクス株式会社内 Shizuoka (JP).
- (74) 代理人: 長谷川 芳樹 , 外(HASEGAWA, Yoshiki et al.); 〒1040061 東京都中央区銀座一丁目10番6号銀座ファーストビル 創英国際特許法律事務所 Tokyo (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS,

[続葉有]

(54) Title: OPTICAL SENSING DEVICE

(54) 発明の名称: 光検出装置



20...FIRST SIGNAL PROCESSING CIRCUIT 30...SECOND SIGNAL PROCESSING CIRCUIT

(57) Abstract: It is possible to increase the sensing speed of a 2-dimensional position where light is incident and simplify the configuration of the sensing. In an optical sensing region (10) including pixels (11_{MN}) arranged in 2-dimensional way, each one pixel (11_{MN}) is composed of a plurality of optical sensing portions (12_{MN}, 13_{MN}) arranged adjacently in the same plane for outputting current in accordance with intensity of incident In the 2-dimensional arrangement, for the first direction, one (12_{MN}) of the optical sensing portions of each pixel (11_{MN}) is electrically connected with one another while for the second direction, the other (13_{MN}) of the optical sensing portions of each pixel (11_{MN}) is electrically connected with one another, thereby constituting an optical sensing portion group, respectively. There are provided an integration circuit for converting a current output of each optical sensing portion group into a voltage output and an A/D converter for converting the voltage output into a digital output in an appropriate range.



LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.

(84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU,

MC, NL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).


添付公開書類:

一 国際調査報告書

2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

(57) 要約:

光が入射した 2 次元位置の検出処理の高速化および構成の簡素化を図る目的とする。 画素 (1 1 un) が 2 次元配列された光感応領域 (1 0) において、各々入射した光の強度に応じた電流を出力する複数の光感応部分 (1 2 un , 1 3 un) を同一面内にて隣接配設することで 1 画素 (1 1 un) が構成され、 2 次元配列における第 1 の方向について各画素 (1 1 un) の一方の光感応部分 (1 2 un) 同士を電気的に接続し、第 2 の方向について各画素 (1 1 un) の他方の光感応部分 (1 3 un) 同士を電気的に接続し、それぞれに光感応部分群を構成する。光感応部分群それぞれの電流出力を電圧出力に変換する積分回路、 当該電圧出力を適正な範囲においてデジタル出力に変換するための A/D変換回路を備える。



明細書

光検出装置

技術分野

【0001】 本発明は、光が入射した2次元位置を検出する光検出装置に関するものである。

背景技術

5

10

15

20

25

【0002】 従来における光検出装置においては、MOS型イメージセンサ等の固体撮像素子を用いて、撮像により得られた画像データを画像メモリに取り込み、画像処理して2次元位置を検出するのが一般的である(例えば、特許文献1参照)。

【0003】 【特許文献1】特開平01-167769号公報

発明の開示

【0004】 しかしながら、上述した従来の技術においては、得られた画像データを格納する画像メモリが必要となることから、装置構成が複雑なものになってしまう。また、画像データを画像メモリに格納した後に演算処理を行って2次元位置を検出するため、2次元位置の検出処理に時間がかかってしまう。

【0005】 本発明は上述の点に鑑みてなされたもので、その目的は、2次元位置の検出処理の高速化および構成の簡素化を図ることが可能な光検出装置を提供することにある。

【0006】 上述した目的を達成するため、本発明に係る光検出装置は、画素が2次元配列された光感応領域を有する光検出装置であって、各々入射した光の強度に応じた電流を出力する複数の光感応部分を同一面内にて隣接して配設することで1画素が構成され、2次元配列における第1の方向に配列された複数の画素にわたって、当該各画素を構成する複数の光感応部分のうち一方の光感応部分同士が電気的に接続され、2次元配列における第2の方向に配列された複数の画素にわたって、当該各画素を構成する複数の光感応部分のうち他方の光感応部分

10

15

20

25



同士が電気的に接続されており、第1の方向に配列された複数の画素間において 電気的に接続された一方の光感応部分群に対応して設けられ、対応する一方の光 感応部分群からの電流出力を電圧出力に変換して、電圧出力を出力する第1積分 回路と、第1積分回路それぞれから出力される電圧出力の最大値を検出する第1 最大値検出回路と、第1最大値検出回路により検出された最大値から当該最大値 より所定値小さい値までの範囲をA/D変換範囲とし、第1積分回路それぞれか ら出力される電圧出力を上記A/D変換範囲においてデジタル値に変換し、その デジタル値を出力する第1A/D変換回路と、第2の方向に配列された複数の画 素間において電気的に接続された他方の光感応部分群に対応して設けられ、対応 する他方の光感応部分群からの電流出力を電圧出力に変換して、電圧出力を出力 する第2積分回路と、第2積分回路それぞれから出力される電圧出力の最大値を 検出する第2最大値検出回路と、第2最大値検出回路により検出された最大値か ら当該最大値より所定値小さい値までの範囲をA/D変換範囲とし、第2積分回 路それぞれから出力される電圧出力を上記A/D変換範囲においてデジタル値に 変換し、そのデジタル値を出力する第2A/D変換回路と、を有することを特徴 としている。

【0007】 本発明に係る光検出装置では、1つの画素に入射した光は当該画素を構成する複数の光感応部分それぞれにおいて検出されて、光強度に応じた電流が光感応部分毎に出力される。そして、一方の光感応部分同士が2次元配列における第1の方向に配列された複数の画素にわたって電気的に接続されているので、一方の光感応部分からの電流出力は第1の方向に送られる。また、他方の光感応部分同士が2次元配列における第2の方向に配列された複数の画素にわたって電気的に接続されているので、他方の光感応部分からの電流出力は第2の方向に送られる。このように、一方の光感応部分からの電流出力は第1の方向に送られるとともに、他方の光感応部分からの電流出力は第2の方向に送られるとともに、他方の光感応部分からの電流出力は第2の方向に送られることから、第1の方向での輝度プロファイルとをそ

10

15

20

25



れぞれ独立して得ることが可能となる。この結果、1 画素に複数の光感応部分を 配設するという極めて簡素な構成にて、入射した光の2次元位置を高速に検出す ることができる。

【0008】 また、本発明においては、第1最大値検出回路により検出された最大値から当該最大値より所定値小さい値までの範囲がA/D変換範囲とされ、第1積分回路それぞれから出力される電圧出力が上記A/D変換範囲においてデジタル値に変換されるので、上記最大値より所定値小さい値より小さい電圧出力は「0」に変換されることとなる。これにより、光感応領域に背景光が入射した場合でも、背景光成分を除去した状態で、一方の光感応部分からの電流出力をA/D変換することができる。また、第2最大値検出回路により検出された最大値から当該最大値より所定値小さい値までの範囲がA/D変換範囲とされ、第2積分回路それぞれから出力される電圧出力が上記A/D変換範囲においてデジタル値に変換されるので、上記最大値より所定値小さい値より小さい電圧出力は「0」に変換されることとなる。これにより、背景光成分を除去した状態で、他方の光感応部分からの電流出力をA/D変換することができる。これらの結果、入射した光の2次元位置を少ない計算量で極めて精度良く検出することができる。

【0009】 また、第1最大値検出回路により検出された最大値から所定値を減じて求めた電圧出力を第1積分回路それぞれから出力される電圧出力から減じて第1A/D変換回路に出力する第1レベルシフト回路と、第2最大値検出回路により検出された最大値から所定値を減じて求めた電圧出力を第2積分回路それぞれから出力される電圧出力から減じて第2A/D変換回路に出力する第2レベルシフト回路と、を更に有することが好ましい。このように構成した場合、上記A/D変換範囲を簡易且つ確実に設定することができる。

【0010】 本発明に係る光検出装置は、画素が2次元配列された光感応領域を有する光検出装置であって、各々入射した光の強度に応じた電流を出力する複数の光感応部分を同一面内にて隣接して配設することで1画素が構成され、2次

10

15

20



に送られる。このように、一方の光感応部分からの電流出力は第1の方向に送られるとともに、他方の光感応部分からの電流出力は第2の方向に送られることから、第1の方向での輝度プロファイルと第2の方向での輝度プロファイルとをそれぞれ独立して得ることが可能となる。この結果、1 画素に複数の光感応部分を配設するという極めて簡素な構成にて、入射した光の2次元位置を高速に検出することができる。

【0012】 また、本発明においては、第1最小値検出回路により検出された最小値から当該最小値より所定値大きい値までの範囲がA/D変換範囲とされ、第1積分回路それぞれから出力される電圧出力が上記A/D変換範囲においてデジタル値に変換されるので、上記最小値より所定値大きい値より大きい電圧出力は「0」に変換されることとなる。これにより、光感応領域に注目すべき点より明るい背景光が入射した場合でも、注目すべき点より明るい背景光成分を除去した状態で、一方の光感応部分からの電流出力をA/D変換することができる。また、第2最小値検出回路により検出された最小値から当該最小値より所定値大きい値までの範囲がA/D変換範囲とされ、第2積分回路それぞれから出力される電圧出力が上記A/D変換範囲においてデジタル値に変換されるので、上記最小値より所定値大きい値より大きい電圧出力は「0」に変換されることとなる。これにより、注目すべき点より明るい背景光成分を除去した状態で、他方の光感応部分からの電流出力をA/D変換することができる。これらの結果、入射した光の2次元位置を少ない計算量で極めて精度良く検出することができる。

【0013】 また、上記光検出装置は、対象物に光を照射する光源とともに用いられ、光源から照射される光に関する情報を演算処理することが好ましい。このように構成した場合、光源から照射される光に関する情報を高速且つ極めて精度良く検出することができる。

25 【0014】 また、上記光に関する情報が、光源から照射される光の反射光の 上記2次元配列における第1の方向及び第2の方向での輝度プロファイルである

10

15

20

25



元配列における第1の方向に配列された複数の画素にわたって、当該各画素を構 成する複数の光感応部分のうち一方の光感応部分同士が電気的に接続され、2次 元配列における第2の方向に配列された複数の画素にわたって、当該各画素を構 成する複数の光感応部分のうち他方の光感応部分同士が電気的に接続されており、 第1の方向に配列された複数の画素間において電気的に接続された一方の光感応 部分群に対応して設けられ、対応する一方の光感応部分群からの電流出力を電圧 出力に変換して、電圧出力を出力する第1積分回路と、第1積分回路それぞれか ら出力される電圧出力の最小値を検出する第1最小値検出回路と、第1最小値検 出回路により検出された最小値から当該最小値より所定値大きい値までの範囲を A/D変換範囲とし、第1積分回路それぞれから出力される電圧出力を上記A/ D変換範囲においてデジタル値に変換し、そのデジタル値を出力する第1A/D 変換回路と、第2の方向に配列された複数の画素間において電気的に接続された 他方の光感応部分群に対応して設けられ、対応する他方の光感応部分群からの電 流出力を電圧出力に変換して、電圧出力を出力する第2積分回路と、第2積分回 路それぞれから出力される電圧出力の最小値を検出する第2最小値検出回路と、 第2最小値検出回路により検出された最小値から当該最小値より所定値大きい値 までの範囲をA/D変換範囲とし、第2積分回路それぞれから出力される電圧出 力を上記A/D変換範囲においてデジタル値に変換し、そのデジタル値を出力す る第2A/D変換回路と、を有することを特徴としている。

【0011】 本発明に係る光検出装置では、1つの画素に入射した光は当該画素を構成する複数の光感応部分それぞれにおいて検出されて、光強度に応じた電流が光感応部分毎に出力される。そして、一方の光感応部分同士が2次元配列における第1の方向に配列された複数の画素にわたって電気的に接続されているので、一方の光感応部分からの電流出力は第1の方向に送られる。また、他方の光感応部分同士が2次元配列における第2の方向に配列された複数の画素にわたって電気的に接続されているので、他方の光感応部分からの電流出力は第2の方向



ことが好ましい。

【0015】 また、上記光に関する情報が、光源から照射される光の直接光の上記2次元配列における第1の方向及び第2の方向での輝度プロファイルであることが好ましい。

5 図面の簡単な説明

15

25

【0016】 図1は、本実施形態に係る光検出装置を示す概念構成図である。

【0017】 図2は、本実施形態に係る光検出装置に含まれる光感応領域の一例を示す要部拡大平面図である。

【0018】 図3は、図2のIII-II線に沿った断面図である。

10 【0019】 図4は、本実施形態に係る光検出装置に含まれる光感応領域の一 例を示す要部拡大平面図である。

【0020】 図5は、本実施形態に係る光検出装置に含まれる光感応領域の一例を示す要部拡大平面図である。

【0021】 図6は、本実施形態に係る光検出装置に含まれる光感応領域の一例を示す要部拡大平面図である。

【0022】 図7は、本実施形態に係る光検出装置に含まれる光感応領域の一例を示す要部拡大平面図である。

【0023】 図8は、本実施形態に係る光検出装置に含まれる光感応領域の一例を示す要部拡大平面図である。

20 【0024】 図9は、本実施形態に係る光検出装置に含まれる第1信号処理回路を示す概略構成図である。


【0025】 図10は、本実施形態に係る光検出装置に含まれる第2信号処理 回路を示す概略構成図である。

【0026】 図11は、第1信号処理回路に含まれる第1積分回路の回路図である。

【0027】 図12は、第1信号処理回路に含まれる第1サンプルアンドホー

15

25



ルド回路の回路図である。

【0028】 図13は、第1信号処理回路に含まれる第1最大値検出回路の回路図である。

【0029】 図14は、第1信号処理回路に含まれる第1レベルシフト回路の回路図である。

【0030】 図15Aは、第1積分回路に入力される Reset 信号の経時的変化を示すグラフである。

【0031】 図15Bは、第1積分回路から出力される信号の経時的変化を示すグラフである。

10 【0032】 図15Cは、第1サンプルアンドホールド回路に入力される Hold 信号の経時的変化を示すグラフである。

【0033】 図15Dは、第1サンプルアンドホールド回路から出力される信号の経時的変化を示すグラフである。

【0034】 図15Eは、第1シフトレジスタから出力される信号の経時的変化を示すグラフである。

【0035】 図15Fは、第1シフトレジスタから出力される信号の経時的変化を示すグラフである。

【0036】 図15Gは、第1シフトレジスタから出力される信号の経時的変化を示すグラフである。

20 【0037】 図15Hは、第1レベルシフト回路に入力される信号の経時的変 化を示すグラフである。

【0038】 図16は、第1レベルシフト回路に入力される電圧出力 H_{out} を一方の光感応部分群の位置に対して示す線図である。

【0039】 図17は、第1A/D変換回路の出力を一方の光感応部分群の位置に対して示す線図である。

【0040】 図18Aは、第2積分回路に入力される Reset 信号の経時的変化

15

25



を示すグラフである。

【0041】 図18Bは、第2積分回路から出力される信号の経時的変化を示すグラフである。

【0042】 図18Cは、第2サンプルアンドホールド回路に入力される Hold 信号の経時的変化を示すグラフである。

【0043】 図18Dは、第2サンプルアンドホールド回路から出力される信号の経時的変化を示すグラフである。

【0044】 図18Eは、第2シフトレジスタから出力される信号の経時的変化を示すグラフである。

10 【0045】 図18Fは、第2シフトレジスタから出力される信号の経時的変 化を示すグラフである。

【0046】 図18Gは、第2シフトレジスタから出力される信号の経時的変化を示すグラフである。

【0047】 図18Hは、第2レベルシフト回路に入力される信号の経時的変化を示すグラフである。

【0048】 図19は、第2レベルシフト回路に入力される電圧出力 V_{out} を他方の光感応部分群の位置に対して示す線図である。

【0049】 図20は、第2A/D変換回路の出力を他方の光感応部分群の位置に対して示す線図である。

20 【0050】 図21は、本実施形態に係る光検出装置に含まれる第1信号処理 回路の変形例を示す概略構成図である。

【0051】 図22は、本実施形態に係る光検出装置に含まれる第2信号処理 回路の変形例を示す概略構成図である。

【0052】 図23は、本実施形態に係る光検出装置を用いた位置検出システムの一例を示す概略構成図である。

【0053】 図24は、図23に示された位置検出システムに含まれる光検出

10

15

20



部を示す概略構成図である。

【0054】 図25は、本実施形態に係る光検出装置を用いた位置検出システムの一例を示す概略構成図である。

【0055】 図26は、本実施形態に係る光検出装置の変形例を示す概念構成 図である。

発明を実施するための最良の形態

【0056】 本発明の実施形態に係る光検出装置について図面を参照して説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。以下では、パラメータMおよびNそれぞれを2以上の整数とする。また、特に明示しない限りは、パラメータmを1以上M以下の任意の整数とし、パラメータ nを1以上N以下の任意の整数とする。

【0057】 図1は、本実施形態に係る光検出装置を示す概念構成図である。本実施形態に係る光検出装置1は、図1に示されるように、光感応領域10と、第1信号処理回路20と、第2信号処理回路30とを有している。光検出装置1は、例えば、発光素子(LED、半導体レーザ等)から対象物に照射されるスポット光の直接光あるいは反射光の入射位置を検出するものである。

【0058】 光感応領域10は、画素 11_m がM行N列に2次元配列されている。1画素は、各々に入射した光の強度に応じた電流を出力する光感応部分 12_m (第1光感応部分)及び光感応部分 13_m (第2光感応部分))を同一面内にて隣接して配設することで構成されている。これにより、光感応領域10において、光感応部分 12_m と光感応部分 13_m とは2次元的に混在した状態で同一面内にて配列されることとなる。

【0059】 2次元配列における第1の方向に配列された複数の画素 11_{11} ~ 11_{1N} , 11_{21} ~ 11_{2N} ,・・・, 11_{M1} ~ 11_{MN} にわたって、当該各画素 11_{mn} を構成する複数の光感応部分 12_{mn} , 13_{mn} のうち一方の光感応部分 12_{mn} 同士 (たと

10

15

20

25



えば、一方の光感応部分 12_{11} ~ 12_{1N})が互いに電気的に接続されている。また、2次元配列における第2の方向に配列された複数の画素 11_{11} ~ 11_{M1} , 11_{12} ~ 11_{M2} ,···, 11_{1N} ~ 11_{M1} にわたって、当該各画素 11_{mn} を構成する複数の光感応部分 12_{mn} , 13_{mn} のうち他方の光感応部分 13_{mn} 同士(たとえば、他方の光感応部分 13_{11} ~ 13_{M1})が互いに電気的に接続されている。

【0060】 ここで、図2及び図3に基づいて、光感応領域10の構成について説明する。図2は、光検出装置に含まれる光感応領域の一例を示す要部拡大平面図であり、図3は、図2のIII-III線に沿った断面図である。なお、図2においては、保護層48の図示を省略している。

【0061】 光感応領域10は、P型(第1導電型)の半導体からなる半導体基板40と、当該半導体基板40の表層に形成されたN型(第2導電型)の半導体領域41,42とを含んでいる。これにより、各光感応部分12m,13mは半導体基板40部分と一組の第2導電型半導体領域41,42とを含み、フォトダイオードが構成されることとなる。第2導電型半導体領域41,42は、図2に示されるように、光入射方向から見て略三角形状を呈しており、1画素において2つの領域41,42が互いに一辺が隣接して形成されている。半導体基板40は、接地電位とされている。なお、光感応領域10は、N型の半導体からなる半導体基板と、当該半導体基板の表層に形成されたP型の半導体領域とを含んで構成されていてもよい。領域41(光感応部分12m)と領域42(光感応部分13m)とは、図2から分かるように、第1の方向及び第2の方向において交互に配列されている。また、領域41(光感応部分12m)と領域42(光感応部分13m)とは、第1の方向と第2の方向とに交差する(たとえば、45°にて交差する)第3の方向及び第4の方向において交互に配列されている。

【0062】 半導体基板40と領域41,42の上には第1絶縁層43が形成され、この第1絶縁層43に形成されたコンタクトホールを介して第1配線44が一方の領域41に電気的に接続されている。また、第1絶縁層43に形成され

20

25



たコンタクトホールを介して電極45が他方の領域42に電気的に接続されている。

【0063】 第1絶縁層43の上には第2絶縁層46が形成され、この第2絶縁層46に形成されたコンタクトホールを介して第2配線47が電極45に電気的に接続されている。これにより、他方の領域42は、電極45を介して第2配線47に電気的に接続されることになる。

【0064】 第2絶縁層46の上には保護層48が形成されている。第1絶縁層43、第2絶縁層46及び保護層48は、 SiO_2 又はSiN等からなる。第1配線44、電極45及び第2配線47は、A1等の金属からなる。

10 【0065】 第1配線44は、各画素11mmにおける一方の領域41を第1の方向にわたって電気的に接続するものであって、画素11mm間を第1の方向に延びて設けられている。このように、各画素11mmにおける一方の領域41を第1配線44で接続することにより、2次元配列における第1の方向に配列された複数の画素11m~11m、112m~112m、・・・、11m~11mにわたって一方の光感応部分12m同士(たとえば、一方の光感応部分12m~12m)が電気的に接続されて、光感応領域10において第1の方向に長く延びる光感応部が構成される。この第1の方向に長く延びる光感応部はM列形成されることになる。

【0066】 第2配線47は、各画素 11_{mn} における他方の領域42を第2の方向にわたって電気的に接続するものであって、画素 11_{mn} 間を第2の方向に延びて設けられている。このように、各画素 11_{mn} における他方の領域42を第2配線47で接続することにより、2次元配列における第2の方向に配列された複数の画素 $11_{11}\sim11_{M1}$, $11_{12}\sim11_{M2}$, · · · , $11_{1N}\sim11_{MN}$ にわたって他方の光感応部分 13_{mn} 同士(たとえば、他方の光感応部分 $13_{11}\sim13_{M1}$)が電気的に接続されて、光感応領域10において第2の方向に長く延びる光感応部が構成される。この第2の方向に長く延びる光感応部はN行形成されることになる。

【0067】 また、光感応領域10においては、上述した第1の方向に長く延

10

15

20

25



びるM列の光感応部と第2の方向に長く延びるN行の光感応部とが同一面上に形成されることになる。

【0068】 領域41,42の形状は、図2に示された略三角形状のものに限られず、図4~図8に示されるように、他の形状であってもよい。

【0069】 図4に示された第2導電型半導体領域(光感応部分)は、光入射方向から見て長方形状を呈しており、1画素において2つの領域41,42が互いに長辺が隣接して形成されている。領域41(光感応部分12 $_{m}$)と領域42(光感応部分13 $_{m}$)とは、第2の方向において交互に配列されている。図4に示されるように、1画素あたり第1の方向と第2の方向の第2導電型半導体領域の面積が異なっていても、画素間で夫々の方向ごとに一定であればよい。すなわち、同一の方向に延びる全ての配線で各々に接続されている光感応領域の総面積が同じであればよい。

【0070】 図5に示された第2導電型半導体領域(光感応部分)は、略三角形状を呈した一方の領域41が第1の方向に連続して形成されている。他方の領域42は略三角形状を呈しており、各画素11mm間で独立して形成されている。領域41(光感応部分12mm)と領域42(光感応部分13mm)とは、第2の方向において交互に配列されている。なお、一方の領域41を第1の方向に連続して形成した場合、必ずしも第1配線44を設ける必要はないが、直列抵抗の増加に伴って読み出し速度が低下することが考えられることから、第1配線44にて各領域41を電気的に接続するのが好ましい。

【0071】 図6に示された第2導電型半導体領域(光感応部分)は、1画素あたり4つの領域41a,41b,42a,42bからなり、対角に位置する領域を対として、第1配線44あるいは第2配線47にて電気的に接続されている。領域41(光感応部分12_m)と領域42(光感応部分13_m)とは、第1の方向及び第2の方向において交互に配列されている。また、領域41(光感応部分12_m)と領域42(光感応部分13_m)とは、第3の方向及び第4の方向において

10

15

20

25



交互に配列されている。

【0072】 図7に示された第2導電型半導体領域(光感応部分)は、2つの 櫛状の領域41,42がお互い噛み合うように形成されている。

【0073】 図8に示された第2導電型半導体領域(光感応部分)は、光入射方向から見て4角形以上の多角形状(たとえば8角形状)を呈しており、1画素において1辺が隣接して形成されている。そして、領域41と領域42とは、1 画素において第1の方向と第2の方向とに交差する第3の方向に並設されており、光入射方向から見てハニカム状に配列されている。すなわち、領域41(光感応部分12 $_{\rm mn}$)と領域42(光感応部分13 $_{\rm mn}$)とは、第3の方向及び第4の方向において交互に配列されている。

【0074】 続いて、図9及び図10に基づいて、第1信号処理回路20及び第2信号処理回路30の構成について説明する。図9は、第1信号処理回路を示す概略構成図であり、図10は、第2信号処理回路を示す概略構成図である。

【0075】 第1信号処理回路20は、図9に示されるように、第1積分回路110と、第1タイミング制御回路120と、第1サンプルアンドホールド回路(以下、第1S/H回路と称する)130と、第1最大値検出回路140と、第1シフトレジスタ150と、第1スイッチ素子160と、第1レベルシフト回路170と、第1A/D変換回路180とを有している。

【0076】 各第1積分回路110は、第1の方向に配列された複数の画素1 $1_{11}\sim11_{11}$ 、 $11_{21}\sim11_{21}$ 、・・・、 $11_{M1}\sim11_{M1}$ 間において電気的に接続された一方の光感応部分 12_{mn} 群(一方の第2導電型半導体領域41からなり、第1の方向に長く延びるM列の光感応部)に対応して設けられ、対応する一方の光感応部分 12_{mn} 群からの電流出力を電圧出力に変換して、当該電圧出力を出力する。第1積分回路110は、図11に示されるように、入力端子と出力端子との間に互いに並列にアンプ A_1 、容量素子 C_1 およびスイッチ素子 SW_1 が接続されている。第1積分回路110は、スイッチ素子 SW_1 が閉じているときには、容量素子 C_1

10

15

20

25



を放電して初期化する。一方、第1積分回路110は、スイッチ素子SW,が開い ているときには、入力端子に入力した電荷を容量素子C1に蓄積して、その蓄積さ れた電荷の量に応じた電圧出力を出力端子から出力する。スイッチ素子SW₁は、 第1タイミング制御回路120から出力されるReset信号に基づいて開閉する。 第1タイミング制御回路 1 2 0 は、スイッチ素子 SW_1 の開閉を制御する Reset 信号、及び、後述するスイッチ素子S W_3 の開閉を制御するHold信号を出力する。 第1S/H回路130は、第1積分回路110に対応して設けら [0077] れ、対応する第1積分回路110から出力される電圧出力を保持して出力する。 第1S/H回路130は、図12に示されるように、入力端子と出力端子との間 に順にスイッチ素子SW₃およびアンプ A_3 を有し、スイッチ素子SW₃とアンプA3との接続点が容量素子C3を介して接地されている。第1S/H回路130は、 スイッチ素子SW3が閉じているときに第1積分回路110から出力された電圧 出力を容量素子 C_3 に記憶し、スイッチ素子 SW_3 が開いた後も、容量素子 C_3 の電 圧出力を保持して、その電圧出力をアンプA₃を介して出力する。スイッチ素子S W₃は、第1タイミング制御回路120から出力される Hold 信号に基づいて開閉 する。

【0078】 第1スイッチ素子160は、第1シフトレジスタ150により制御されて順次に閉じ、第1S/H回路130から出力される電圧出力を第1Vベルシフト回路170に順次に入力させる。第1シフトレジスタ150は、第1タイミング制御回路120から出力される信号(図示せず)によりその動作が制御されて、第1スイッチ素子160の開閉を制御する信号Shift(H_m)を出力する。

【0079】 ここで、図15A~図15Hに基づいて、第1積分回路110と、 第1タイミング制御回路120と、第1S/H回路130と、第1シフトレジス タ150と、第1スイッチ素子160の動作について説明する。図15A~図1 5Hは、第1積分回路と、第1タイミング制御回路と、第1S/H回路と、第1

10

15

20

25



シフトレジスタと、第1スイッチ素子の動作を説明するためのタイミングチャートである。

【0080】 Reset 信号が Low となることにより(図15A参照)、各第1積分回路110のスイッチ素子SW₁が開く。スイッチ素子SW₁が開かれると、対応する一方の光感応部分12 $_{m}$ 群から出力された電荷が容量素子 C_1 に蓄積されていき、第1積分回路110の出力端子から出力される電圧出力は次第に大きくなっていく(図15B参照)。そして、Hold 信号が High となり(図15C参照)、各第1S/H回路130のスイッチ素子SW₃が閉じると、各第1積分回路110の出力端子から出力される電圧出力は、各第1S/H回路130のスイッチ素子SW₃を経て、それぞれの第1S/H回路130の容量素子 C_3 に保持されていく。Hold 信号が Low となってスイッチ素子SW₃が開いた後も、各第1S/H回路130の容量素子 C_3 に保持された電圧出力は、アンプ A_3 から出力される(図15D参照)。その後、Reset 信号が High となることにより、各第1積分回路110のスイッチ素子SW₁が閉じて、容量素子 C_1 が放電され初期化される。

【0081】 続いて、第1シフトレジスタ150から、所定の期間に対応したパルス幅を有する信号shift (H_m) が順次出力される(図15E~図15 G参照)。第1シフトレジスタ150から対応する第1スイッチ素子160にshift (H_m) が出力されると、第1スイッチ素子160が順次閉じ、対応する第1S/H回路130のアンプA₃から出力された電圧出力が第1レベルシフト回路170に順次送られる(図15H参照)。

【0082】 このように、各第1S/H回路130(第1積分回路110)から、第1の方向に配列された複数の画素 $11_{11}\sim11_{1N}$, $11_{21}\sim11_{2N}$, · · · , $11_{M1}\sim11_{M1}$ 間において電気的に接続された一方の光感応部分 12_{mn} 群にて蓄積されて電荷(電流出力)に対応した電圧出力 H_{out} が、図16にも示されるように、対応する一方の光感応部分 12_{mn} 群毎に順次時系列データとして第1レベルシフト回路170に出力される。この時系列データは、第2の方向での輝度プロファ

10

15

20

25



イル(アナログデータ)を示すものである。

再び、図9を参照する。第1最大値検出回路140は、第18/ [0083] H回路130それぞれから出力される電圧の最大値を検出する。第1最大値検出 回路 140 は、図 13 に示されるように、NMOSトランジスタ $T_1 \sim T_M$ 、抵抗 器 $R_1 \sim R_3$ および差動アンプ A_4 を備える。各トランジスタ T_m のソース端子は接 地される。各トランジスタT_mのドレイン端子は、抵抗器Rdd を介して電源電圧 Vddに接続されるとともに、抵抗器 R_1 を介して差動アンプ A_4 の反転入力端子に 接続されている。各トランジスタ T_m のゲート端子は、第1S/H回路130の出 力端子と接続されており、第18/H回路130から出力される電圧出力が入力 する。また、差動アンプ A_4 の反転入力端子と出力端子との間には抵抗器 R_2 が設 けられ、差動アンプA4の非反転入力端子は接地されている。この第1最大値検出 回路140では、第1S/H回路130から出力された電圧出力がトランジスタ T』のゲート端子に入力され、各電圧出力のうちの最大値に応じた電位がトランジ スタTmのドレイン端子に現れる。そして、そのドレイン端子の電位は、抵抗器R $_1$ および R_2 それぞれの抵抗値の比に応じた増幅率で差動アンプ A_4 により増幅さ れ、その増幅された電圧出力の値が最大電圧 $V_{ exttt{max}1}$ として出力端子から第1レベル シフト回路170へ出力される。

【0084】 第1レベルシフト回路170は、第1S/H回路130それぞれから順次出力される電圧出力 H_{out} のレベルをシフトする。第1レベルシフト回路170は、図14に示されるように、抵抗器 R_3 ~ R_{10} および差動アンプ A_5 、 A_6 を備える。差動アンプ A_5 の反転入力端子には、抵抗器 R_3 を介してシフト電圧出力 V_{shift1} が入力されている。差動アンプ A_5 の非反転入力端子には、第1最大値検出回路140からの出力が抵抗器 R_5 を介して接続されており、第1最大値検出回路140からの出力(最大電圧出力 V_{max1})が入力されている。差動アンプ A_5 の 反転入力端子と出力端子との間には抵抗器 R_4 が設けられ、差動アンプ A_5 の非反転入力端子と出力端子との間には抵抗器 R_4 が設けられ、差動アンプ A_5 の非反転入力端子は抵抗器 R_6 を介して接地されている。差動アンプ A_5 の非反転入力端子は抵抗器 R_6 を介して接地されている。差動アンプ A_5 のから出力される

10

25



電圧出力は、抵抗器 $R_3 \sim R_6$ が同じ値を有するとき、最大電圧出力 V_{max1} からシフト電圧出力 V_{shift1} を減じた電圧出力($V_{max1} - V_{shift1}$)となる。

【0085】 差動アンプ A_6 の出力端子は、抵抗器 R_7 を介して差動アンプ A_6 の反転入力端子に接続されている。差動アンプ A_6 の非反転入力端子には、第1スイッチ素子160(第1S/H回路130)それぞれの出力が抵抗器 R_9 を介して接続されており、上記電圧出力 H_{out} が入力されている。差動アンプ A_6 の反転入力端子と出力端子との間には抵抗器 R_8 が設けられ、差動アンプ A_6 の非反転入力端子は抵抗器 R_{10} を介して接地されている。差動アンプ A_6 から出力された電圧出力は、第1S/H回路130それぞれから第1スイッチ素子160を介して順次出力された電圧出力10・第11 のでは、から電圧出力(11 のでがでに電圧出力12 を減じた電圧出力13 のそれぞれから電圧出力14 のででは、第14 のででは、第15 のででは、から電圧出力(15 のでででは、第15 のでででででででででででである。これにより、第15 のでです。第15 のでです。第15 のでです。第15 のでです。第15 のです。第15 のです。第1

【0086】 以上のことから、第1最大値検出回路140にて検出された最大値 (V_{max1}) から当該最大値 (V_{max1}) より所定値 (V_{shift1}) 小さい値までの範囲が、図16に示されるように、A/D変換範囲ADR1として設定されることとなる。なお、上記シフト電圧出力 V_{shift1} の値は、最大値(最大電圧出力 V_{max1})より小さい値である。また、本光検出装置1はスポット光を照射する光源とともに用いられることから、スポット光の光強度は予め分かっており、第1最大値検出回路140にて検出される最大値は予測できる。したがって、上記シフト電圧出力 V_{shift1} の値は、最大値より小さい値に予め設定することが可能である。

【0087】 第1A/D変換回路180は、第1レベルシフト回路170の差動アンプ A_6 から出力された電圧出力 V_{ADIN1} (アナログ値)を順次入力し、その電圧出力 V_{ADIN1} をデジタル値に変換し、そのデジタル値を出力する。このデジタル値は、図17に示されるように、第2の方向での輝度プロファイル(デジタルデ

10

15



ータ)を表す出力となる。なお、第1A/D変換回路180のA/D変換範囲は、0からシフト電圧出力 V_{shift1} までの電圧範囲となる。

【0088】 第2信号処理回路30は、図10に示されるように、第2積分回路210と、第2タイミング制御回路220と、第2サンプルアンドホールド回路(以下、第2S/H回路と称する)230と、第2最大値検出回路240と、第2シフトレジスタ250と、第2スイッチ素子260と、第2レベルシフト回路270と、第2A/D変換回路280とを有している。

【0089】 各第2積分回路210は、第2の方向に配列された複数の画素1 $1_{11}\sim11_{M1}$, $11_{12}\sim11_{M2}$, · · · , $11_{1N}\sim11_{MN}$ 間において電気的に接続された他方の光感応部分 13_{mn} 群 (他方の第2導電型半導体領域42からなり、第2の方向に長く延びるN行の光感応部)に対応して設けられ、対応する他方の光感応部分 13_{mn} 群からの電流出力を電圧出力に変換して、当該電圧出力を出力する。第2積分回路210は、図11に示された第1積分回路110と同等の構成を有し、入力端子と出力端子との間に互いに並列にアンプ、容量素子およびスイッチ素子が接続されている。第2積分回路210のスイッチ素子は、第2タイミング制御回路220から出力されるReset信号に基づいて開閉する。第2タイミング制御回路120は、第2積分回路210のスイッチ素子の開閉を制御するReset信号、及び、後述する第2S/H回路230のスイッチ素子の開閉を制御するHold信号を出力する。

20 【0090】 第2S/H回路230は、第2積分回路210に対応して設けられ、対応する第2積分回路210から出力される電圧出力を保持して出力する。第2S/H回路230は、図12に示された第1S/H回路130と同等の構成を有し、入力端子と出力端子との間に順にスイッチ素子およびアンプを有し、スイッチ素子とアンプとの接続点が容量素子を介して接地されている。スイッチ素子は、第2タイミング制御回路220から出力されるHold信号に基づいて開閉する。

10

15

20



【0091】 第2スイッチ素子260は、第2シフトレジスタ250により制御されて順次に閉じ、第2S/H回路230から出力される電圧出力を第2Vベルシフト回路270に順次に入力させる。第2シフトレジスタ250は、第2タイミング制御回路220から出力される信号(図示せず)によりその動作が制御されて、第2スイッチ素子260の開閉を制御する信号 $Shift(V_n)$ を出力する。

【0092】 ここで、図18A~図18Hに基づいて、第2積分回路210と、第2タイミング制御回路220と、第2S/H回路230と、第2シフトレジスタ250と、第2スイッチ素子260の動作について説明する。図18A~図18Hは、第2積分回路と、第2タイミング制御回路と、第2S/H回路と、第2シフトレジスタと、第2スイッチ素子の動作を説明するためのタイミングチャートである。

【0093】 Reset信号がLowとなることにより(図18A参照)、各第2積分回路210のスイッチ素子が開く。スイッチ素子が開かれると、対応する他方の光感応部分13mm 群から出力された電荷が容量素子に蓄積されていき、第2積分回路210の出力端子から出力される電圧出力は次第に大きくなっていく(図18B参照)。そして、Hold信号がHighとなり(図18C参照)、各第2S/H回路230のスイッチ素子が閉じると、各第2積分回路210の出力端子から出力される電圧出力は、各第2S/H回路230のスイッチ素子を経て、それぞれの第2S/H回路230の容量素子に保持されていく。Hold信号がLowとなってスイッチ素子が開いた後も、各第2S/H回路230の容量素子に保持された電圧出力は、アンプから出力される(図18D参照)。その後、Reset信号がHighとなることにより、各第2積分回路210のスイッチ素子が閉じて、容量素子が放電され初期化される。

10094 続いて、第2シフトレジスタ250から、所定の期間に対応したパルス幅を有する信号 $8hift(V_n)$ が順次出力される(図18E~図18

10

15

20

25



G参照)。第2シフトレジスタ250から対応する第2スイッチ素子260に $shift(V_n)$ が出力されると、第2スイッチ素子260が順次閉じ、対応する第2S/H回路230のアンプから出力された電圧出力が第2レベルシフト回路270に順次送られる(図18H参照)。

【0095】 このように、各第2S/H回路23O(第2積分回路21O)から、第1の方向に配列された複数の画素 11_{11} ~ 11_{M1} , 11_{12} ~ 11_{M2} , · · · · , 11_{1N} ~ 11_{MN} 間において電気的に接続された他方の光感応部分 13_{mn} 群にて蓄積されて電荷(電流出力)に対応した電圧出力 V_{out} が、図19にも示されるように、対応する他方の光感応部分 13_{mn} 群毎に順次時系列データとして第2レベルシント回路270に出力される。この時系列データは、第1の方向での輝度プロファイル(アナログデータ)を示すものである。

【0096】 再び、図10を参照する。第2最大値検出回路240は、第2S / H回路230それぞれから出力される電圧の最大値を検出する。第2最大値検出回路240は、図13に示された第1最大値検出回路140と同等の構成を有し、NMOSトランジスタ、抵抗器および差動アンプを備える。各トランジスタのソース端子は接地され、各トランジスタのドレイン端子は、抵抗器を介して電源電圧に接続されるとともに、抵抗器を介して差動アンプの反転入力端子に接続されている。各トランジスタのゲート端子は、第2S/H回路230の出力端子と接続されており、第2S/H回路230から出力される電圧出力が入力する。また、差動アンプの反転入力端子と出力端子との間には抵抗器が設けられ、差動

アンプの非反転入力端子は接地されている。第2最大値検出回路240からは、第2S/H回路230それぞれから出力される電圧出力の最大値に対応する最大電圧出力 V_{max2} が第2Vでルシフト回路270へ出力される。

【0097】 第2レベルシフト回路270は、第2S/H回路230それぞれから順次出力される電圧出力 V_{out} のレベルをシフトする。第2レベルシフト回路 270は、図14に示された第1レベルシフト回路170と同等の構成を有し、

10

15

20

25



抵抗器および差動アンプを備える。この第2レベルシフト回路270からは、第2S/H回路230それぞれから第2スイッチ素子260を介して順次出力された電圧出力 V_{out} から電圧出力($V_{max2}-V_{shift2}$)を減じた電圧出力 V_{ADIN2} ($=V_{out}-V_{max2}+V_{shift2}$)が、第2A/D変換回路280に出力される。これにより、第2S/H回路230それぞれから順次出力された電圧出力 V_{out} の値が電圧出力($V_{max2}-V_{shift2}$)に対応した所定の値の分だけ減じられて、シフトすることとなる。

【0098】 以上のことから、第2最大値検出回路240にて検出された最大値(V_{max2})から当該最大値(V_{max2})より所定値(V_{shift2})小さい値までの範囲が、図19に示されるように、A/D変換範囲ADR2として設定されることとなる。なお、上記シフト電圧出力 V_{shift2} の値は、最大値(最大電圧出力 V_{max2})より小さい値である。また、本光検出装置1はスポット光を照射する光源とともに用いられることから、スポット光の光強度は予め分かっており、第2最大値検出回路240にて検出される最大値は予測できる。したがって、上記シフト電圧出力 V_{shift2} の値も、最大値より小さい値に予め設定することが可能である。

【0099】 第2A/D変換回路280は、第2レベルシフト回路270から出力された電圧出力 V_{ADIN2} (アナログ値)を順次入力し、その電圧出力 V_{ADIN2} をデジタル値に変換し、そのデジタル値を出力する。このデジタル値は、図20に示されるように、第1の方向での輝度プロファイル(デジタルデータ)を表す出力となる。なお、第2A/D変換回路280のA/D変換範囲は、0からシフト電圧出力 V_{shift2} までの電圧範囲となる。

10

15

20

25



電気的に接続されているので、一方の光感応部分 12_{mn} から出力された電流出力は第1の方向に送られる。また、他方の光感応部分 13_{mn} 同士が2次元配列における第2の方向に配列された複数の画素 $11_{11}\sim11_{M1}$, $11_{12}\sim11_{M2}$, · · · · , $11_{1N}\sim11_{M1}$ にわたって電気的に接続されているので、他方の光感応部分 13_{mn} から出力された電流出力は第2の方向に送られる。このように、一方の光感応部分 12_{mn} から出力された電流出力は第1の方向に送られるとともに、他方の光感応部分 13_{mn} から出力された電流出力は第2の方向に送られることから、第1の方向での輝度プロファイルと第2の方向での輝度プロファイルとをそれぞれ独立して得ることが可能となる。この結果、1 画素に複数の光感応部分 12_{mn} , 13_{mn} を配設するという極めて簡素な構成にて、入射した光の2次元位置を高速に検出することができる。

【0101】 また、本実施形態の光検出装置1において、各光感応部分 12_{mn} , 13_{mn} は、半導体基板 40 部分と第 2 導電型半導体領域 41, 42 とを含み、第 2 導電型半導体領域 41, 42 は、光入射方向から見て略三角形状を呈しており、 1 画素において互いに一辺が隣接して形成されている。これにより、複数の光感応部分 12_{mn} , 13_{mn} を 1 画素内に配設する際に、各光感応部分 12_{mn} , 13_{mn} (第 2 導電型半導体領域 41, 42)の面積が減少するのを抑制することができる。

【0102】 また、本実施形態の光検出装置1において、第2導電型半導体領域41,42は、光入射方向から見て略長方形状を呈しており、1画素において長辺が隣接して形成されている。これにより、複数の光感応部分12 $_{mn}$,13 $_{mn}$ を1画素内に配設する際に、各光感応部分12 $_{mn}$,13 $_{mn}$ (第2導電型半導体領域41,42)の面積が減少するのを抑制することができる。

【0103】 また、本実施形態の光検出装置1において、第2導電型半導体領域41,42は、光入射方向から見て4角形以上の多角形状を呈しており、1画素において1辺が隣接して形成されている。これにより、複数の光感応部分12m,13m(第2導電型半導体領域41,42)を1画素内に配設する際に、各光

10

15

20

25



感応部分 12_m , 13_m の面積が減少するのを抑制することができる。また、各光感応部分 12_m , 13_m の面積に対する周囲長は減ることとなり、単位面積当たりに換算した暗電流が低減される。なお、4角形以上の多角形状として、菱形形状を採用してもよい。

【0104】 また、本実施形態の光検出装置1において、第2導電型半導体領域41,42とは、1画素において第1の方向と第2の方向とに交差する第3の方向に並設されている。これにより、一方の光感応部分12 $_{mn}$ 群及び他方の光感応部分13 $_{mn}$ 群において、各光感応部分12 $_{mn}$,13 $_{mn}$ 群の中心部分に対応する光感応部分12 $_{mn}$,13 $_{mn}$ が集中することとなり、解像度を向上することができる。

【0105】 また、第2導電型半導体領域41,42は、光入射方向から見てハニカム状に配列されている。これにより、複数の光感応部分1 2_{mn} ,1 3_{mn} (第2導電型半導体領域41,42)を1画素内に配設する際に、各光感応部分12mn,1 3_{mn} の面積が減少するのをより一層抑制することができる。また、幾何学的対称性が高く、第2導電型半導体領域41,42(光感応部分1 2_{mn} ,1 3_{mn})を形成するために用いるマスクが位置ずれしたことによる不均一性が抑制できる。

【0106】 また、本実施形態の光検出装置1においては、第1配線44が、画素 11_{mn} 間を第1の方向に延びて設けられており、第2配線47が、画素 11_{mn} 間を第2の方向に延びて設けられている。これにより、それぞれの配線44, 47により光感応部分 12_{mn} , 13_{mn} (第2導電型半導体領域41, 42) への光の入射を妨げられることはなく、検出感度の低下を抑制できる。

【0107】 また、本実施形態の光検出装置1においては、第1最大値検出回路140により検出された最大値(最大電圧出力 V_{maxl})から当該最大値より所定値(シフト電圧出力 V_{shiftl})小さい値までの範囲がA/D変換範囲とされ、第1S/H回路130(第1積分回路110)それぞれから出力される電圧出力が上記A/D変換範囲においてデジタル値に変換されるので、上記最大値より所定値(シフト電圧出力 V_{shiftl})小さい値より小さい電圧出力は「0」に変換されるこ

10

15

20

25



ととなる。これにより、光感応領域10に背景光が入射した場合でも、背景光成分を除去した状態で、一方の光感応部分12 $_{mn}$ からの電流出力をA/D変換することができる。また、第2最大値検出回路240により検出された最大値(最大電圧出力 V_{max2})から当該最大値より所定値(シフト電圧出力 V_{shift2})小さい値までの範囲がA/D変換範囲に設定され、第2S/H回路230(第2積分回路210)それぞれから出力される電圧出力が上記A/D変換範囲においてデジタル値に変換されるので、上記最大値より所定値(シフト電圧出力 V_{shift2})小さい値より小さい電圧出力は「0」に変換されることとなる。これにより、背景光成分を除去した状態で、他方の光感応部分1 3_{mn} からの電流出力をA/D変換することができる。これらの結果、入射した光の2次元位置を少ない計算量で極めて精度良く検出することができる。

【0108】 また、本実施形態の光検出装置1においては、第1最大値検出回路140により検出された最大値(最大電圧出力 V_{max1})から所定の値(シフト電圧出力 V_{shift1})を減じて求めた電圧出力($V_{max1}-V_{shift1}$)を第1S/H回路130(第1積分回路110)それぞれから順次出力される電圧出力 H_{out} から減じた電圧出力 V_{ADIN1} を第1A/D変換回路180に出力する第1 V_{ADIN1} を第1A/D変換回路100に出力する第100に出力する第100に出力する第100に出力を第2最大値検出回路200により検出された最大値(最大電圧出力00。第2最大値検出回路200によりを減じて求めた電圧出力(00。第2年出力00。本れぞれから順次出力される電圧出力00。第200。第200。第200。200 200

【0109】 また、各光感応部分 12_m , 13_m 群に対応して第1積分回路1100及び第2積分回路210が設けられているので、各光感応部分 12_m , 13_m 群から同じタイミングにて電荷を蓄積でき、それらの電荷量を電圧出力に変換することができる。

10

15

20

25



【0110】 これらの結果、第1の方向での輝度プロファイルと第2の方向での輝度プロファイルとを高精度且つ高速にて得ることができる。なお、上述した第1及び第2積分回路110,210、第1及び第2タイミング制御回路120,220、第1及び第2S/H回路130,230、第1及び第2最大値検出回路140,240、第1及び第2シフトレジスタ150,250、第1及び第2スイッチ素子160,260、第1及び第2A/D変換回路180,280等の動作については、本出願人による特開2001-36128号公報等に示されている。

【0111】 例えば、光感応領域10の画素11mmを7.8µmピッチ、第1の方向256チャンネル及び第2の方向256チャンネルとし、この光感応領域10にφ50µmのスポット光が入射した場合には、スポット光が入射する光感応部分群は7チャンネル程度であり、スポット光が入射しない光感応部分群は249チャンネル程度となる。スポット光が入射しない画素には、スポット光よりは光強度は低いものの、蛍光灯や太陽等からの光が背景光として入射するおそれがあり、スポット光の入射位置の検出精度に悪影響を与えることとなる。しかしながら、光検出装置1では、上述したように背景光成分を除去することができるので、スポット光の入射位置の検出精度を高めることができる。

【0112】 特に、光検出装置1は、スポット光の重心位置を演算する場合に有効であり。これは、スポット光の重心位置を演算する場合、各画素からの出力(第1及び第2S/H回路130,230(第1及び第2積分回路110,210)それぞれから出力される電圧出力)の最大値付近のデータのみが必要とされるからである。

【0113】 続いて、図21及び図22に基づいて、第1信号処理回路及び第 2信号処理回路の変形例の構成について説明する。図21は、第1信号処理回路 の変形例を示す概略構成図であり、図22は、第2信号処理回路の変形例を示す 概略構成図である。図21に示された第1信号処理回路320は、第1反転回路

10

15

20

25



を有している点で上記第1信号処理回路20と相違する。また、図22に示された第2信号処理回路330は、第2反転回路を有している点で上記第2信号処理回路30と相違する。

【0114】 第1信号処理回路320は、図21に示されるように、第1積分回路110と、第1タイミング制御回路120と、第1S/H回路130と、第1最大値検出回路140と、第1シフトレジスタ150と、第1スイッチ素子160と、第1レベルシフト回路170と、第1A/D変換回路180と、第1反転回路190を有している。

【0115】 第1反転回路190は、各第1S/H回路130の後段に設けられ、各第1S/H回路130から出力された電圧出力を反転して出力し、第1最大値検出回路140及び第1スイッチ素子160に入力している。これにより、第1最大値検出回路140は、各第1S/H回路130から出力された電圧出力の最小値を検出する最小値検出回路として機能することとなる。また、第1A/D変換回路180では、第1最大値検出回路140にて検出された最大値(V_{mext})から当該最大値(V_{mext})より所定値(V_{shift1})小さい値までの範囲、即ち各第1S/H回路130(第1積分回路110)から出力された電圧出力の最小値から当該最小値より所定値(V_{shift1})大きい値までの範囲がA/D変換範囲に設定されることとなる。

【0116】 第2信号処理回路330は、図22に示されるように、第2積分回路210と、第2タイミング制御回路220と、第2S/H回路230と、第2最大値検出回路240と、第2シフトレジスタ250と、第2スイッチ素子260と、第2レベルシフト回路270と、第2A/D変換回路280と、第2反転回路290を有している。

【0117】 第2反転回路290は、各第2S/H回路230の後段に設けられ、各第2S/H回路230から出力された電圧出力を反転して出力し、第2最大値検出回路240及び第2スイッチ素子260に入力している。これにより、

10

15

20

25



第2最大値検出回路 240は、各第2 S/H回路 130から出力された電圧出力の最小値を検出する最小値検出回路として機能することとなる。また、第2 A/D変換回路 280では、第2最大値検出回路 240にて検出された最大値 (V_{max2}) から当該最大値 (V_{max2}) より所定値 (V_{shift2}) 小さい値までの範囲、即ち各第2 S/H回路 230 (第2積分回路 210)から出力された電圧出力の最小値から当該最小値より所定値 (V_{shift2}) 大きい値までの範囲がA/D変換範囲に設定されることとなる。

【0118】 以上のように、本変形例においては、第1最大値検出回路140 にて検出された最大値(V_{max1})から当該最大値(V_{max1})より所定値(V_{shift1})小 さい値までの範囲、即ち各第1S/H回路130 (第1積分回路110) から出 力された電圧出力の最小値から当該最小値より所定値($V_{
m shift1}$)大きい値までの 範囲がA/D変換範囲とされ、第1S/H回路130(第1積分回路110)そ れぞれから出力される電圧出力が上記A/D変換範囲においてデジタル値に変換 されるので、上記最小値より所定値 (V_{shift1}) 大きい値より大きい電圧出力は「0」 に変換されることとなる。これにより、光感応領域10に注目すべき点より明る い背景光が入射した場合でも、注目すべき点より明るい背景光成分を除去した状 態で、一方の光感応部分12 $_m$ からの電流出力をA/D変換することができる。 また、第2最大値検出回路240にて検出された最大値(Vmax2)から当該最大値 $(V_{\tiny{mex2}})$ より所定値 $(V_{\tiny{shift2}})$ 小さい値までの範囲、即ち各第2S/H回路23 0 (第2積分回路210)から出力された電圧出力の最小値から当該最小値より 所定値(V_{shift2})大きい値までの範囲がA/D変換範囲とされ、第2積分回路そ れぞれから出力される電圧出力が上記A/D変換範囲においてデジタル値に変換 されるので、上記最小値より所定値 (V_{shift2}) 大きい値より大きい電圧出力は $\lceil 0 \rceil$ に変換されることとなる。これにより、注目すべき点より明るい背景光成分を除 去した状態で、他方の光感応部分13mからの電流出力をA/D変換することが できる。これらの結果、入射した光の2次元位置を極めて精度良く検出すること



ができる。

5

10

15

20

25

【0119】 なお、上記変形例の光検出装置は、反射率の異なる箇所の位置検出、例えば白い被写体に付いている黒い点の位置検出等に用いることができる。

【0120】 次に、図23に基づいて、上記実施形態の光検出装置1を反射光の位置検出システムに用いた例を説明する。

【0121】 位置検出システムPS1を図23に示す。位置検出システムPS1は、表示部410及び光検出部420を有したゲーム筐体400と、銃を模したコントローラ型発光装置430とを備える。表示部410には、ゲームの内容であるアニメーション画像等が出力される。位置検出システムPS1は、例えば、ユーザURが銃を模した操作入力装置としてのコントローラ型発光装置430を用いて、表示部410に表示される画像に向かって照準を定めて射撃をするゲーム装置を構成している。

【0122】 コントローラ型発光装置430は、発光素子としてLED等を備えたものであり、ユーザURによってゲーム筐体400の表示部410に対向される際に、表示部410(表示されている画像)に向けてスポット光SL1を出射する。コントローラ型発光装置430から出射して表示部410に照射されたスポット光SL1は、当該表示部410にて反射し、その反射光SL2が光検出部420に入射する。光検出部420は、スポット光の反射光SL2の入射位置(二次元位置)を検出する。これにより、コントローラ型発光装置430が向けられている方向を得ることができる。

【0123】 光検出部420は、上記光検出装置1を用いたものであり、図24に示される構成を有している。光検出部420は、ICチップ421を有しており、このICチップ421に、光感応領域10、第1積分回路110、第1S/H回路130、第1最大値検出回路140、第1シフトレジスタ150、第1スイッチ素子160、第1レベルシフト回路170、第1A/D変換回路180、第2積分回路210、第2S/H回路230、第2最大値検出回路240、第2

10

15

20

25



シフトレジスタ250、第2スイッチ素子260、第2レベルシフト回路270、第2A/D変換回路280及びタイミング制御回路422が形成されている。タイミング制御回路422は、第1タイミング制御回路120及び第2タイミング制御回路220を含んでいる。また、ICチップ421には、当該ICチップ421に信号等を入出力するための電極パット423も形成されている。光検出部420は、コントローラ型発光装置430から照射されるスポット光の反射光SL2の光感応領域10における第1の方向及び第2の方向での輝度プロファイルを演算処理して、出力する。

【0124】 次に、図25に基づいて、上記実施形態の光検出装置 Lを直接光の位置検出システムに用いた例を説明する。

【0125】 位置検出システムPS2を図25に示す。位置検出システムPS2は、レーザプリンタに組み込まれたものであり、半導体レーザ504から所定の指向性で発散するように出力されたレーザビームは、コリメート光学系512によって、平行なレーザビームに変換され、シリンダーレンズ513を介して回転多面鏡(ポリゴンスキャナ)514上に集光する。回転多面鏡(偏向装置)514によって偏向されるように反射されたレーザビームは、レンズ515によって、移動速度補正が行われ、シリンダーレンズ516を介して感光ドラム517上に集光する。レーザビームの主走査線(中心基準線)上にフォトセンサPDが配置されており、レーザビームをモニタする。このフォトセンサPDは、上述の上記光検出装置1であり、半導体レーザ504から照射されるレーザビームの直接光の光感応領域10における第1の方向及び第2の方向での輝度プロファイルを演算処理して、出力する。

【0126】 フォトセンサPDの出力は、タイミング制御回路523に入力される。タイミング制御回路523には画像信号が入力信号として入力されており、半導体レーザ504の発光を画像信号に対応づけて制御する。なお、タイミング制御回路523は、感光ドラム517の回転速度も制御している。

10

15

20



【0127】 本実施形態の光検出装置1は、上記反射光あるいは直接光の位置検出システム以外にも、反射率の異なる箇所の位置検出システムに用いることができる。例えば、特開2001-134034号公報や特開2002-221840号公報に開示されたカラーレジストレーションの検知装置におけるパターン検出器(受光センサ)に用いることができる。

【0128】 本発明は、前述した実施形態に限定されるものではない。たとえば、シフトレジスタを用いる代わりに、各光感応部分 12_{mn} , 13_{mn} (第2導電型 半導体領域41, 42) を均一な抵抗線で接続して、光の入射に伴って発生した電荷を抵抗線に流れ込んだ位置と当該抵抗線それぞれの端部との距離に反比例するように抵抗分割して抵抗線の端部から取り出し、当該端部からの電流出力に基づいて光の入射位置を求めるようにしてもよい。

【0129】 また、前述した実施形態においては、1画素を複数の光感応部分で構成しているが、1画素を一つの光感応部分で構成してもよい。たとえば、図26に示されるように、光感応領域10は、第1の方向にわたって互いに電気的に接続される複数の第1光感応部分12mmと第2の方向にわたって互いに電気的に接続される複数の第2光感応部分13mmとを含み、複数の第1光感応部分12mmと複数の第2光感応部分13mmとな2次元的に混在した状態で同一面内にて配列してもよい。この場合、第1光感応部分12mmと第2光感応部分13mmとは市松模様状に配列しており、第1光感応部分12mmと第2光感応部分13mmとは第1の方向及び第2の方向において交互に配列している。なお、市松模様状に配列する代わりに、図8に示されるようなハニカム状に配列してもよい。

【0130】 また、第1及び2レベルシフト回路120, 270それぞれに入力されるシフト電圧出力 V_{shift1} , V_{shift2} は、同じ値としてもよく、また異なる値であってもよい。

25 産業上の利用可能性

【0131】 本発明の光検出装置は、反射光あるいは直接光の入射位置検出シ

ステムに利用できる。

10

15

20

25



請求の範囲

1. 画素が2次元配列された光感応領域を有する光検出装置であって、

各々入射した光の強度に応じた電流を出力する複数の光感応部分を同一面内に て隣接して配設することで1画素が構成され、

前記2次元配列における第1の方向に配列された複数の画素にわたって、当該 各画素を構成する複数の光感応部分のうち一方の光感応部分同士が電気的に接続 され、

前記2次元配列における第2の方向に配列された複数の画素にわたって、当該 各画素を構成する複数の光感応部分のうち他方の光感応部分同士が電気的に接続 されており、

前記第1の方向に配列された前記複数の画素間において電気的に接続された一 方の光感応部分群に対応して設けられ、対応する一方の光感応部分群からの電流 出力を電圧出力に変換して、電圧出力を出力する第1積分回路と、

前記第1積分回路それぞれから出力される電圧出力の最大値を検出する第1最 大値検出回路と、

前記第1最大値検出回路により検出された前記最大値から当該最大値より所定値小さい値までの範囲をA/D変換範囲とし、前記第1積分回路それぞれから出力される電圧出力を前記A/D変換範囲においてデジタル値に変換し、そのデジタル値を出力する第1A/D変換回路と、

前記第2の方向に配列された前記複数の画素間において電気的に接続された他 方の光感応部分群に対応して設けられ、対応する他方の光感応部分群からの電流 出力を電圧出力に変換して、電圧出力を出力する第2積分回路と、

前記第2積分回路それぞれから出力される電圧出力の最大値を検出する第2最 大値検出回路と、

前記第2最大値検出回路により検出された前記最大値から当該最大値より所定値小さい値までの範囲をA/D変換範囲とし、前記第2積分回路それぞれから出

10

15

20

25



力される電圧出力を前記A/D変換範囲においてデジタル値に変換し、そのデジタル値を出力する第2A/D変換回路と、を有することを特徴とする光検出装置。

2. 前記第1最大値検出回路により検出された前記最大値から前記所定値 を減じて求めた電圧出力を前記第1積分回路それぞれから出力される電圧出力か ら減じて前記第1A/D変換回路に出力する第1レベルシフト回路と、

前記第2最大値検出回路により検出された前記最大値から前記所定値を減じて 求めた電圧出力を前記第2積分回路それぞれから出力される電圧出力から減じて 前記第2A/D変換回路に出力する第2レベルシフト回路と、を更に有すること を特徴とする請求の範囲第1項に記載の光検出装置。

3. 画素が2次元配列された光感応領域を有する光検出装置であって、

各々入射した光の強度に応じた電流を出力する複数の光感応部分を同一面内に て隣接して配設することで1画素が構成され、

前記2次元配列における第1の方向に配列された複数の画素にわたって、当該 各画素を構成する複数の光感応部分のうち一方の光感応部分同士が電気的に接続 され、

前記2次元配列における第2の方向に配列された複数の画素にわたって、当該 各画素を構成する複数の光感応部分のうち他方の光感応部分同士が電気的に接続 されており、

前記第1の方向に配列された前記複数の画素間において電気的に接続された一方の光感応部分群に対応して設けられ、対応する一方の光感応部分群からの電流 出力を電圧出力に変換して、電圧出力を出力する第1積分回路と、

前記第1積分回路それぞれから出力される電圧出力の最小値を検出する第1最 小値検出回路と、

前記第1最小値検出回路により検出された前記最小値から当該最小値より所定値大きい値までの範囲をA/D変換範囲とし、前記第1積分回路それぞれから出力される電圧出力を前記A/D変換範囲においてデジタル値に変換し、そのデジ



タル値を出力する第1A/D変換回路と、

前記第2の方向に配列された前記複数の画素間において電気的に接続された他 方の光感応部分群に対応して設けられ、対応する他方の光感応部分群からの電流 出力を電圧出力に変換して、電圧出力を出力する第2積分回路と、

前記第2積分回路それぞれから出力される電圧出力の最小値を検出する第2最 小値検出回路と、


前記第2最小値検出回路により検出された前記最小値から当該最小値より所定値大きい値までの範囲をA/D変換範囲とし、前記第2積分回路それぞれから出力される電圧出力を前記A/D変換範囲においてデジタル値に変換し、そのデジタル値を出力する第2A/D変換回路と、を有することを特徴とする光検出装置。


- 4. 対象物に光を照射する光源とともに用いられ、前記光源から照射される光に関する情報を演算処理することを特徴とする請求の範囲第1項又は請求の範囲第3項に記載の光検出装置。
- 5. 前記光に関する情報が、前記光源から照射される前記光の反射光の前記2次元配列における第1の方向及び第2の方向での輝度プロファイルであることを特徴とする請求の範囲第4項に記載の光検出装置。
- 6. 前記光に関する情報が、前記光源から照射される前記光の直接光の前記2次元配列における第1の方向及び第2の方向での輝度プロファイルであることを特徴とする請求の範囲第4項に記載の光検出装置。


5


10


15


























<u>図</u>

図11




図12




図13





図14



12/22




図16








図17





















18/22













International application No.

PCT/JP2004/000299

A. CLASSIF	CATION OF SUBJECT MATTER 7 G01B11/00	101/01	2004/000299				
1110.01	GUIBII/UU						
According to In	ternational Patent Classification (IPC) or to both natio	onal classification and IPC					
B. FIELDS SEARCHED							
Int.Cl	Minimum documentation searched (classification system followed by classification symbols) Int.Cl ⁷ G01B11/00-11/30, G01J1/44, H04N5/335, H01L27/14						
Documentation	convehed other then						
1 Oxesuye	Jitsuyo Shinan Koho 1922-1996 Toroku Jitsuyo Shinan Koho 1994-2004						
	itsuyo Shinan Koho 1971-2004 J	Jitsuyo Shinan Toroku Koho	1996-2004				
Electronic data	base consulted during the international search (name or	f data base and, where practicable, search to	erms used)				
		·					
C. DOCUME	NTS CONSIDERED TO BE RELEVANT						
Category*	Citation of document, with indication, where a	appropriate, of the relevant passages	Relevant to claim No.				
A	JP 6-5832 A (Fujitsu Ltd.).		1-6				
	14 January, 1994 (14.01.94), Full text; all drawings						
	(Family: none)						
A	JP 5-29594 A (Fujitsu Ltd.)	,	1-6				
	05 February, 1993 (05.02.93) Full text; all drawings	,	. 1 0				
	(Family: none)						
P,X	WO 03/055201 A1 (Hamamatsu 1	Photonics Kabushiki	1-6				
	Kaisha), 04 July, 2003 (04.07.03),	THE CONTEST REPORTED IN	1-6				
	Full text; all drawings						
	& JP 2003-189181 A						
Further do	cuments are listed in the continuation of Box C.	See patent family annex.					
"A" document de	gories of cited documents: efining the general state of the art which is not considered	"T" later document published after the inte	mational filing date or priority				
to be of part	to be of particular relevance the principle or theory underlying the invention						
"L" document w	considered novel or cannot		the claimed invention cannot be considered to involve an inventive				
cited to establish the publication date of another citation or other special reason (as specified)		step when the document is taken alone "Y" document of particular relevance; the cl	aimed invention cannot be				
"P" document referring to an oral disclosure, use, exhibition or other means document published prior to the international filing date but later than		considered to involve an inventive s combined with one or more other such of being obvious to a person skilled in the	locuments such combination				
the priority d	ate claimed	"&" document member of the same patent fa					
Date of the actual	Date of the actual completion of the international search 22 April 2004 (22 04 04) Date of mailing of the international search report						
22 April, 2004 (22.04.04) 18 May, 2004 (18.05.04)							
Name and mailing address of the ISA/		Authorized officer					
Japanes	e Patent Office						
Facsimile No. Telephone No. Telephone No.							
	· · · · · · · · · · · · · · · · · · ·						



Α.	発明の属する分野の分類	(国際特許分類	(IPC))
----	-------------	---------	-------	---

Int. Cl. 7 G O 1 B 1 1 / 0 0

調査を行った分野

調査を行った最小限資料(国際特許分類(IPC))

Int.Cl. G01B 11/00 - 11/30, G01J1/44, H04N5/335, H01L27/14

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報

1922-1996年

日本国公開実用新案公報 1971-2004年

日本国登録実用新案公報 1994-2004年

日本国実用新案登録公報 1996-2004年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C. 関連すると認められる文献				
引用文献の		BBN-1		
カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する		
^	では、その関連する園所の表示	請求の範囲の番号		
A	JP 6-5832 A (富士通株式会社) 14.01.199	1 - 6		
	4,全文、全図 (ファミリーなし)	1 - 0		
	7 D = 0.0			
A	JP 5-29594 A (富士通株式会社) 05.02.19	1-6		
	93,全文、全図 (ファミリーなし)	1 0		
P, X	WO 03/055201 A1 (浜松ホトニクス株式会社)	1 0		
	04.07.2003,全文、全図	1 - 6		
	2. 50 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0			
	& JP 2003-189181 A			

C欄の続きにも文献が列挙されている。

「 パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

- 「A」特に関連のある文献ではなく、一般的技術水準を示す
- 「E」国際出願日前の出願または特許であるが、国際出願日 以後に公表されたもの
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用する 文献 (理由を付す)
- 「〇」口頭による開示、使用、展示等に言及する文献
- 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

- 「T」国際出願日又は優先日後に公表された文献であって 出願と矛盾するものではなく、発明の原理又は理論 の理解のために引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの
- 「&」同一パテントファミリー文献

国際調査を完了した日

22. 04. 2004

国際調査報告の発送日

18. 5. 2004

国際調査機関の名称及びあて先

日本国特許庁(ISA/JP)

郵便番号100-8915 東京都千代田区霞が関三丁目4番3号

特許庁審査官(権限のある職員) 山下雅人

2 S 9303

電話番号 03-3581-1101 内線 3216



第IV欄 要約 (第1ページの5の続き)

光が入射した 2 次元位置の検出処理の高速化および構成の簡素化を図る目的とする。 画素 (1 1 un) が 2 次元配列された光感応領域 (1 0) において、各々入射した光の強度に応じた電流を出力する複数の光感応部分 (1 2 un , 1 3 un) を同一面内にて隣接配設することで 1 画素 (1 1 un) が構成され、2 次元配列における第1の方向について各画素 (1 1 un) の一方の光感応部分 (1 2 un) 同士を電気的に接続し、第2の方向について各画素 (1 1 un) の他方の光感応部分 (1 3 un) 同士を電気的に接続し、それぞれに光感応部分群を構成する。光感応部分群それぞれの電流出力を電圧出力に変換する積分回路、当該電圧出力を適正な範囲においてデジタル出力に変換するためのA/D変換回路を備える。